電子設備和系統依賴于其電路內清晰且不間斷的高速數據傳輸。然而，內部和外部電子干擾源都會降低信號傳輸的完整性。布置 PCB 以減輕此類降級影響并確保信號的清晰傳輸至關重要。以下是 PCB 設計中信號完整性的一些規則和技術，可以提供幫助。

    信號完整性基礎

    信號完整性電子設備中的信號速度越快，它們受串擾、阻抗不匹配、振鈴和地彈的影響就越大。最終，這些影響會降低信號的保真度或信號完整性，直至出現傳輸錯誤，從而導致系統運行出現故障。這些故障可能表現為間歇性問題，也可能完全關閉系統。更復雜的是，信號完整性差的問題可能不會在原型制作過程中出現，但在電路板正常生產時會導致多次故障。

    以下效應表征了失去完整性的信號：

    信號會因疊加自身并改變其信噪比的有害噪聲的影響而劣化。

    信號的形狀從其初始輪廓改變或扭曲。

    該信號產生的噪聲會對 PCB 上的其他電路產生不利影響。

    相反，目標是保護電路板免受其他電子設備的EMI影響，并防止其輻射影響其他電路的EMI。實現這一點的方法是設計布局以避免電路板信號失真。理解一些關鍵的布局技術對于確保信號完整性至關重要。

    確保 PCB 布局中信號完整性的技術

    為了在電路板上保持良好的信號完整性，確定潛在問題并布局電路板以專門解決這些問題。以下是四個信號完整性問題以及允許 PCB 設計人員控制它們的布局技術：

    阻抗不匹配

    信號的質量取決于它用于傳輸的跟蹤和返回路徑。對于敏感的高速信號，傳輸線均勻性的任何變化都會引起反射，從而導致信號失真。控制這一點要求高速傳輸線以統一控制的阻抗布局。此過程將需要在與參考平面相鄰的層上布線，以獲得清晰的返回路徑，并使用為板層配置計算的特定走線寬度和空間。

    距離

    當電路板走線靠得太近時，一個中的信號脈沖可能會壓倒另一個。這種串擾也稱為無意的電磁耦合，可能導致受害信號模仿攻擊者信號的特征。串擾對于高速敏感走線尤其成問題，即使它們可能以制造的最小間距要求布線。這里的關鍵是在時鐘線等敏感走線之間保持更大的間距，通常是走線寬度規則的三倍。此外，避免在同一層或相鄰信號層上長距離平行布線。為了防止耦合寬邊，最好交替相鄰信號層的水平和垂直布線。

    電磁干擾 (EMI)

    如果不小心布線，具有較高頻率信號的走線可能會像天線一樣輻射 EMI。這些走線包括參考平面上的信號返回路徑，必須確保沒有分裂或其他會導致噪聲信號的障礙物。此外，時鐘線等敏感的高速信號應與其他走線分開，并盡可能在單層上干凈地布線，不要有 90° 拐角。差分對需要緊密布線，保持所需的間距并且不會在過孔或其他障礙物周圍分裂。另一個好習慣是避免走線或過孔配置，它們是可以產生信號反射并充當天線的短截線。

    地面彈跳

    隨著電路板上元件的高速開關，電壓可能不會返回到地電平，而是在其上方“反彈”。這種反彈會導致接收器錯誤解釋信號脈沖并產生錯誤結果。為避免這種情況，請確保將去耦電容器放置在盡可能靠近其指定 IC 上相關電源引腳的位置。這種做法將減少切換期間的電流尖峰。此外，請確保將每個接地引腳單獨連接到接地層。菊花鏈接地連接可能有助于減少過孔數量和簡化布線，但它們也會增加返回電流回路和電感。

    PCB 制造中的信號完整性

    信號完整性與高速傳輸線的布線方式密切相關，良好的布線技術始于完善的元件布局。首先，電路板需要劃分為其功能區域和組件，以便為高速電路提供最短和最直接的信號路徑。但在開始放置元件之前，開發板層堆疊至關重要，這將最好地促進設計的阻抗布線。

    在這里，與您的 PCB 合同制造商合作以確定電路板的層數和配置是明智的。您的電路板不僅需要針對最佳信號完整性進行配置，還需要針對操作環境及其可制造性進行設計。在 VSE，我們幫助客戶開發具有制造成本效益和最佳高速性能的電路板。

    免責聲明：本公號轉載的文章、圖片、音頻視頻文件等資料的版權歸版權所有人所有， 轉載目的在于傳遞更多信息，并不代表本公眾號贊同其觀點和對其真實性負責。原作者 認為其作品不宜供大家瀏覽，或不應無償使用，請及時與我們聯系，以迅速采取措施， 避免給雙方造成不必要的損失。